高速缓冲器(缓冲器的基本原理)
最基本电路组成的门电路存在抗干扰性能差、不对称等缺点。为了克服这些缺点，可以在输出端或输入端添加一个反相器作为缓冲级。或者，可以在输出端和输入端增加一个反相器作为缓冲级。这样的门电路称为带缓冲器的门电路。带缓冲输出的门电路的输出端都是一个反相器，输出驱动能力只由输出级的特性决定，与各输入端的逻辑状态无关。而无缓冲器门电路的输出驱动能力与输入状态有关。另一方面。带缓冲器的门电路的传递特性至少是三级传递特性相乘的结果，所以转换区域窄，形状接近理想矩形，且不随输入端数量变化。带缓冲器的门电路抗干扰性能提高了10%的电源电压。此外，带缓冲器的门电路具有输出波形对称、交流电压增益大、红豆博客宽度窄、输入电容小等优点。没有红豆博客，因为额外的缓冲层，也带来了一些缺点。比如传输延迟时间增加，所以带缓冲器的门电路适用于高速电路系统。
背景知识
缓冲区也称缓冲器，分为输入缓冲区和输出缓冲区。前者的作用是暂时存储外设发来的数据，以便处理器取走；后者用于临时存储处理器发送给外设的数据。有了数控缓冲器，高速CPU可以和低速外设协调缓冲，实现数据传输的同步。因为缓冲器连接到数据总线，所以它必须具有三态输出功能。
基本原理
在CPU的设计中，一般输出线的DC负载能力可以驱动一个TTL负载，而在连接中，CPU的一条地址线或数据线可能连接几个存储芯片，但现在所有的存储芯片都是MOS电路，主要是容性负载，DC负载远远小于TTL负载。所以在小型系统中，CPU可以直接连接内存，而在大型系统中，则需要一个缓冲区。
任何程序或数据在被CPU使用之前，都必须先放入主存(内存)，即CPU只与主存交换数据，所以主存的速度很大程度上决定了系统的运行速度。在程序运行过程中，在很短的时间间隔内，程序生成的地址往往集中在内存中的一个很小的地址空范围内。地址是连续分布的，循环程序段和子程序段都要重复执行，所以对这些地址中内容的访问自然倾向于时间分布。数据分布的集中趋势不像程序那么明显，但是数组的存储访问和工作单元的选择可以使内存地址相对集中。这种频繁访问本地内存地址而很少访问这个范围之外的地址的现象称为程序访问的引用局部性。从这个性质可以看出，在这个局部区域内访问的信息集是随时间缓慢变化的。如果将某段时间内某个地址范围内频繁访问的信息集从主存中批量读取，存储在一个可以高速访问的小容量内存中，使程序在这段时间内可以随时使用，减少或停止访问缓慢的主存，就可以加快程序的运行速度。这种介于CPU和主存之间的高速小容量内存，简称Cache。不难看出，程序访问的局部性是实现Cache的原则基础。同样，磁盘缓存的构建也会提高系统的整体运行速度。目前CPU一般有L1缓存和L2缓存。一级缓存是CPU厂商直接在CPU里做的，速度极快，但容量很小，一般只有十几k，P ⅱ之前PC一般在主板上做L2缓存，可以人工升级，容量从256KB到1MB不等。但P ⅱ CPU采用了全新的封装方式，将CPU内核和L2缓存一起封装在一个金属盒子里，无法升级。通常，二级高速缓存比一级高速缓存大不止一个数量级。另外，在现在的CPU中，已经出现了三级缓存的情况。缓存的基本操作包括读和写，它的衡量指标是命中率，即当有缓存内存时:
以上介绍的基本都是记忆的方方面面。我们来认识一下Cache，也就是缓存。我们知道，任何程序或数据都必须放入主存(内存)中才能被CPU使用，即CPU只与主存交换数据，所以主存的速度很大程度上决定了系统的运行速度。在程序运行过程中，在很短的时间间隔内，程序产生的地址往往集中在内存中很小的地址空范围内。地址是连续分布的，循环程序段和子程序段都要重复执行，所以对这些地址中内容的访问自然倾向于时间分布。数据分布的集中趋势不像程序那么明显，但是数组的存储访问和工作单元的选择可以使内存地址相对集中。这种频繁访问本地内存地址而很少访问这个范围之外的地址的现象称为程序访问的引用局部性。从性质上可以看出，这个局部区域访问的信息集是随时间缓慢变化的。如果从主机系统批量访问某段时间内某个地址范围内频繁访问的信息集，那么CPU能够直接找到缓存中数据的概率就是缓存的一个重要指标，它与缓存的大小、替换算法、程序特性等因素有关。随着缓存的增加，可以预算CPU访问主存的速度。64KB缓存可以缓冲4MB主存，命中率在90%以上。基于CPU主频100MHz(时钟周期约为10ns)，缓存20ns，RAM 70 ns，命中率90%的情况下，CPU访问主存的周期为:带缓存200.9+700.1 = 34 ns；不含缓存，701=70ns。可以看出，加入缓存后，CPU访问主存的速度大大提高。但是需要注意的是，增加缓存只是加快了CPU访问主存的速度，而CPU访问主存只是整个电脑运行的一部分，所以增加缓存只能提高系统整体速度10~20%左右。
未经允许不得转载：常识网 » 高速缓冲器（缓冲器基本原理）